Tesis

Título	Interconnection Network and Memory Hierarchy for Multi-core Processors Based on the Lagarto I RISC-V Architecture
Alumno	Leyva Santes Neiel Israel
Programa	Maestría en Ciencias en Ingeniería de Cómputo

Comité tutorial

Profesor
Villa Vargas Luis Alfonso
Ramírez Salinas Marco Antonio
Espinosa Sosa Osvaldo
Menchaca Méndez Rolando